最近小编看到大家都在讨论基于TMS320C6657的1.25GHz DSP的参考方案相关的事情，对此呢小编也是非常的感应兴趣，那么这件事究竟是怎么发生的呢？具体又是怎么回事呢？下面就是小编搜索到的关于基于TMS320C6657的1.25GHz DSP的参考方案事件的相关信息，我们一起来看一下吧！

(资料图)

1 概述

TI公司的TMS320C6655/57 DSP最高可以提供2.5GHz的累积DSP,使得该平台具有高能效，并易于使用。此外，它与所有现有的C6000系列、定点和浮点DSP完全向后兼容。其KeyStone架构提供了一个可编程的平台，整合了各种子系统(C66x内核、存储器子系统、外设和加速器)，并使用一些创新的组件和技术，大限度地提高了器件内和器件间的通信，可以使多种DSP资源有效和无缝地操作。

这一架构有一些关键组件，如，多核导航器，可以对各种组件之间进行高效的数据管理。Teranet是一个无阻塞转换结构，能够使内部数据快速地移动。其多核共享存储器控制器可以直接访问共享存储器和外部存储器，而不影响交换结构的性能。

对于定点使用，C66x核拥有C64x+多核的4×倍数累加(MAC)的能力。此外，C66x核集成了浮点运算能力和每个核粗计算性能，它是较好的40GMACS/核和20GFLOPS/核(@1.25GHz工作频率)。它可以执行8个单精度浮点的MAC操作(每个周期)，并且可以执行双倍和混合精度运算，符合IEEE754标准。该型C66x核集成了90个新指令(相对于C64x +核)，以用于浮点和向量数学处理。这些增强功能大幅度地提高了信号处理中使用的DSP内核的性能。该型C66x核与TI公司以前的C6000固定和浮点DSP内核向后代码兼容，保证了软件的可移植性，缩短了软件开发周期。

C6655/57 DSP器件集成了大量的片上存储器。除了32kB的L1程序和数据高速缓冲存储器以外，在每个核上还具有1024kB的专用存储器，可以配置为映射RAM或高速缓冲存储器。该器件还集成了1024kB的多核共享存储器，可以用来作为共享的L2 SRAM和/或共享的L3 SRAM.所有的L2存储器都具有错误检测和错误纠正功能。为了方便快速访问外部存储器，该器件还包括了一个32位的DDR-3外部存储器接口(EMIF)，为1333MHz运行，并具有ECC内存支持。

该系列支持多种高速标准接口，包括RapidIOver2,第二代PCI Express和千兆以太网。它还包括I2C、UART、多通道缓冲串行端口(McBSP)、通用并行端口、一个16位异步EMIF,以及通用的CMOS IO.该器件还采用了一个称为超链接的，40Gbaud全双工接口，以用于高吞吐量，低延迟通信(设备之间或FPGA)。

2 TMS320C6655/57系统框图

C6655/57器件具有一套完整的开发工具，其中包括：增强的C编译器、汇编优化器(来简化编程和调度)和WindowsR调试器接口，用于源代码执行的监视。

1

图1 TMS320C6655/57框图

3 TMS320C6655/57主要特性

•一个(C6655)或两个(C6657)TMS320C66x DSP内核子系统 (CorePacs)，每个内核子系统

- 850MHz(C6657)，1.0GHz或1.25GHz的C66x定点/浮点CPU核40GMAC/核，用于固定点(1.25GHz)20GFLOP/核，用于浮点(1.25GHz)

-内存32kB L1P每核32kB L1D每核 1024kB 本地L2每核

•多核共享存储器控制器(MSMC)

- 1024kB MSM SRAM存储器(由两 个DSP C66x CorePacs分享，用于C6657)

-存储器保护单元，用于MSM SRAM和DDR3_EMIF

•多核导航器

- 8192多用途硬件队列与队列管理器

-基于分组的DMA,用于零开销传输

•硬件加速器

-两个Viterbi协处理器

-一个Turbo协处理器解码器

•外设

-四通道SRIO2.1每通道1.24/2.5/3.125/5Gbaud操作支持支持直接I / O,信息传递支持四个1×，2个2×，一个4×，和两个1×+一个2×链路配置

-第二代PCIe单端口支持1或2车道最多支持5Gbaud(每通道)

-超链接支持连接其他KeyStone架构的器件，提供可扩展性资源最高支持40Gbaud

-千兆以太网(GbE)子系统一个SGMII端口支持10/100/1000Mbps操作

- 32位DDR3接口DDR3-13338GB寻址内存空间

-16位EMIF

-通用并行端口8位双通道或16位每个支持SDR和DDR传输

-两个UART接口

-两个多通道缓冲串行端口(McBSP)

- I2C接口

- 32个GPIO引脚

- SPI接口

-信号灯模块

- 8个64位定时器

-两个片上锁相环

- SoC安全支持

•商用温度0℃~85℃

•扩展级温度40℃~100℃

•扩展低温55℃~100℃

4 评估板简介

C6657 Lite EVM精简版是一款高性能、低成本、独立的开发平台，使用户能够评估和开发，采用德州仪器TMS320C6657数字信号处理器(DSP)的产品。该评估模块(EVM)也可作为TMS320C6657 DSP的硬件参考设计平台。该EVMs的形状大小相当于一个PICMG AMC.0 R2.0的AdvancedMC模块。TMDSEVM6657LE带有一个集成，高速，具有系统跟踪能力的XDS560V2夹层模拟器。还带有原理图、代码示例和应用笔记，以方便开发，并缩短上市时间。

2

图2 评估板TMDXEVM6657L框图

5 评估板主要特性

•德州仪器的定点DSP TMS320C6657

•512MB的DDR3内存(最高支持1024Mbytes)

•128MB的NAND闪存

•16MB的NOR闪存

•一千兆位以太网端口，支持

10/100/1000Mbps的数据速率--RJ-45连接器和AMC查找之间交换

•170引脚B+风格的AMC接口

•超链接的高性能连接器

基于TMS320C6657的1.25GHz DSP的参考方案

TMS320C6657|DSP|数字信号处理器|可编程平台

中电网

导读：TI公司的TMS320C6655/57是定点/浮点数字信号处理器(DSP)，基于KeyStone多核架构，内核速度高达1.25GHz,集成了各种包括C66x内核、存储器子系统、外设和加速器在内的各种子系统，适用于高性能低功耗可编程应用，如任务关键型、测试与自动化、医疗影像以及基础设施设备等。

1 概述

TI公司的TMS320C6655/57 DSP最高可以提供2.5GHz的累积DSP,使得该平台具有高能效，并易于使用。此外，它与所有现有的C6000系列、定点和浮点DSP完全向后兼容。其KeyStone架构提供了一个可编程的平台，整合了各种子系统(C66x内核、存储器子系统、外设和加速器)，并使用一些创新的组件和技术，大限度地提高了器件内和器件间的通信，可以使多种DSP资源有效和无缝地操作。

这一架构有一些关键组件，如，多核导航器，可以对各种组件之间进行高效的数据管理。Teranet是一个无阻塞转换结构，能够使内部数据快速地移动。其多核共享存储器控制器可以直接访问共享存储器和外部存储器，而不影响交换结构的性能。

对于定点使用，C66x核拥有C64x+多核的4×倍数累加(MAC)的能力。此外，C66x核集成了浮点运算能力和每个核粗计算性能，它是较好的40GMACS/核和20GFLOPS/核(@1.25GHz工作频率)。它可以执行8个单精度浮点的MAC操作(每个周期)，并且可以执行双倍和混合精度运算，符合IEEE754标准。该型C66x核集成了90个新指令(相对于C64x +核)，以用于浮点和向量数学处理。这些增强功能大幅度地提高了信号处理中使用的DSP内核的性能。该型C66x核与TI公司以前的C6000固定和浮点DSP内核向后代码兼容，保证了软件的可移植性，缩短了软件开发周期。

C6655/57 DSP器件集成了大量的片上存储器。除了32kB的L1程序和数据高速缓冲存储器以外，在每个核上还具有1024kB的专用存储器，可以配置为映射RAM或高速缓冲存储器。该器件还集成了1024kB的多核共享存储器，可以用来作为共享的L2 SRAM和/或共享的L3 SRAM.所有的L2存储器都具有错误检测和错误纠正功能。为了方便快速访问外部存储器，该器件还包括了一个32位的DDR-3外部存储器接口(EMIF)，为1333MHz运行，并具有ECC内存支持。

该系列支持多种高速标准接口，包括RapidIOver2,第二代PCI Express和千兆以太网。它还包括I2C、UART、多通道缓冲串行端口(McBSP)、通用并行端口、一个16位异步EMIF,以及通用的CMOS IO.该器件还采用了一个称为超链接的，40Gbaud全双工接口，以用于高吞吐量，低延迟通信(设备之间或FPGA)。

2 TMS320C6655/57系统框图

C6655/57器件具有一套完整的开发工具，其中包括：增强的C编译器、汇编优化器(来简化编程和调度)和WindowsR调试器接口，用于源代码执行的监视。